硬體加速器設計技術

技術主題班簡介

實務能力執行單位	電子與光電系統研究所 自動化設計與測試技術組
所屬計畫	智慧物聯網硬體加速器設計與實務應用系統開發 ‹DBET11205›
技術主題班數	4
技術主題班名稱	硬體加速器設計技術
技術主題班簡介	本主題規劃搭配經濟部科專「AI on Chip 終端智慧發展計畫」，發展高頻低功耗FPGA硬體加速設計及軟體優化技術。本主題班將指導工程人才在系統架構、分析結果數據及通過結果數據中設計出更好的硬體架構，並達到硬體使用率、能耗比之提升。

工程人才員額

規劃申請工程人才

6 名

指導師簡介

指導師	部門	單位名稱	職稱
陳＊＊	電光系統所	自動化設計與測試技術組軟硬協同設計技術部	副經理
邱＊＊	電光系統所	自動化設計與測試技術組新創育成部	研發組長

相關計畫

相關計畫名稱	經費來源	計畫規模
AI on Chip終端智慧發展計畫(4/4)	經濟部技術處	規模經費(單位:千元)：23779 規模研究人力(單位:人年)：6